Gyurkity Péter

Montalvo: X86-chipek eltérő magokkal

Új konkurens tűnhet fel hamarosan az x86-piacon a Montalvo személyében, amely azonban mélyen hallgat terveiről. A kiszivárgott részletekben mobil eszközökbe szánt, többmagos aszimmetrikus processzorokról beszélnek.

A Montalvo Systems terveiről a napokban a Cnet számolt be, kiemelve, hogy ezidáig semmilyen hivatalos információ nem látott napvilágot, így mindössze a cégtől kiszivárgott morzsákra alapozhatják következtetéseiket. Ezek pedig igen érdekesek, hiszen a jelek arra utalnak, hogy a vállalat alacsony fogyasztású x86-kompatibilis chipeket fejleszt, amelyek a hordozható eszközökben, netán laptopokban is otthonra találhatnak majd.

Bár ez utóbbit, vagyis a laptopok szegmensére irányuló terveket a Register tagadja, könnyen lehet, hogy a Montalvo valami ilyesmin töri a fejét. A cég a hírek szerint eddig 80 millió dollárt költött a fejlesztésre, közel 300 alkalmazottjuk van, ám mindegyiküket kötelezték arra, hogy semmit nem árulnak el a munka menetéről és legfőképpen annak céljáról. A különböző források elsősorban a lassan, de biztosan szivárgó hírekre, valamint a cég eddig beadott szabadalomkérelmeire támaszkodhatnak, amikor megpróbálják megjósolni a kijelölt célt. Jelenleg annyit tudunk, hogy a fókusz az alacsony fogyasztáson van, amelyet aszimmetrikus felépítéssel, vagyis egymástól különböző processzormagok egyidejű alkalmazásával érnének el.

Ez a hagyományos x86-chipek helyett inkább a Cell felépítésére hasonlít, amely egyetlen PowerPC maggal, valamint nyolc synergistic processing engine (SPE) egységgel operál. A cél azonban a hordozható eszközök szegmensének meghódítása, mégpedig olyan termékekkel, amelyek a kiszabott feladat igényeinek megfelelően alkalmazzák egyik vagy másik magot - jó példa erre az irodai szoftverek futtatása, amelyek az induláskor jóval nagyobb teljesítményt igényelnek, mint futás közben. Ebben a példában egy szövegszerkesztő indulásakor az erősebb magra hárulna a feladat, míg futás közben már a gyengébb példány végezné a számításokat, amelyekkel alacsonyabb órajelen is tökéletesen elboldogul.

Érdemes megemlíteni, hogy a Montalvo igazgatótanácsában milyen nevek szerepelnek. Megtalálható itt Vinod Dham, aki a Pentium-éra alatt az Intel egyik főtervezője volt, majd a NextGen felvásárlásával került az AMD-hez; Matt Perry vezérigazgató több más kollégájával együtt a Transmetánál volt vezető, Peter Song pedig a MemoryLogix vállalat alapítójaként próbált annak idején Intel-kompatibilis processzorokat kifejleszteni. Tapasztalt társaságról van tehát szó, akik még képesen lehetnek nagyot durrantani - a kérdés, hogy pontosan mi is a céljuk.

Hozzászólások

A témához csak regisztrált és bejelentkezett látogatók szólhatnak hozzá!
Bejelentkezéshez klikk ide
(Regisztráció a fórum nyitóoldalán)
  • dez #10
    (Nem beszélve a 45nm-es Cellről, ami 6 GHz-en járatható - léghűtéssel.)
  • dez #9
    Ezt a linket elfelejtettem: JIT compilation (számtechben röviden JIT - iparban van olyan, hogy JIT gyártási folyamat)
  • dez #8
    "Jelenleg ugy nez ki, hogy az egyszeru de gyors cpu-k helyett vagy az egy darab bonyolult es gyors de draga vagy az egyszeru es lassu de olcso es sok elvet kell hasznalni."

    Ehhez képest a POWER6 közepesen bonyolult, és jelenleg a leggyorsabb - órajelben (4.7 GHz) és teljesítményben is.
  • dez #7
    Ja, hogy te kevered a fogalmakat... Amiről te beszélsz, az a dynamic compilation.

    A JIT az előzetes bytecode-ra fordítás, és annak dinamikus továbbfordításának ötvözete. Így semmi köze a P4-hez, ami x86 gépi kódról mikrokódra fordít, és az utóbbiból tárol kódrészleteket.

    Amúgy nem sok értelme volt annak a trace cache-nak, mert lényegében nem gyorsított a dolgokon, az x86->(macrocode->)microcode fordítás is épp elég gyors.

    Ezt a 8 GHz-es P4 ALU-s dolgot már jópárszor emlegetted, de hiába kérem, nem adsz forrást... Addig meg csak urban legend, vagy valamit féreértettél.
  • kvp #6
    "A ppro/pII/pIII/core/core2 család, és az AMD K8/K10 ugyanúgy mikro/makro[*]-kódra fordítós, mint a P4"

    A P4-ben trace cache van, ami azt jelenti, hogy egy kodreszt egyszer fordit majd onnan futtat, mint a java jit-je. A transmetakban a fordito szoftveres, a P4-e hardveres. Az osszes tobbi pipeline alapu, tehat bejon egy x86 utasitas, szetszerdi es beletomi a darabokat a pipeline-okba. Ha ujra rafut ugyanarra a cpu, akkor megismetli mindezt. A P4 fele megoldas akkor lenne jo ha az algoritmusok jo resze beferne a trace cache-be, es nem lenne multitasking. A hagyomanyos megoldas szamra szinte teljesen mindegy a kod merete es hogy mikor mi fut.

    A lokalis tarolobol valo allando kifutas az oka a P4-esek hullamzo teljesitmenyenek es ez keseriti meg a cell fejlesztok eletet is, ahol nem a teljesitmeny csokken, hanem kezzel ujra kell irni a kodot ha nem fer el. Az intel ugy nez ki, hogy tanult a korabbi kudarcaibol. (az ia64 csodjebol es a P4-esek problemaibol) Egyebkent a P4-ek majdnem elertek a 10GHz-es hatart, csak nem az alap orajeluk, hanem a duplazott orajelen futo alu egysegek. (egy 4GHz-es P4-ben mar 8GHz-n futnak az alu-k) Jelenleg ugy nez ki, hogy az egyszeru de gyors cpu-k helyett vagy az egy darab bonyolult es gyors de draga vagy az egyszeru es lassu de olcso es sok elvet kell hasznalni. Jelenleg az intel talalta el az eppen idealis erekeket (2-4 kozepesen bonyolult altalanos mag kozepes sebessegen).
  • balee66 #5
    Ha a processzoraik is olyanok lesznek, mint a weboldaluk, akkor kösz nem :)
    Egyszerű.... de még csak nem is valid...
  • juzosch #4
    Ma is tanultam vmi újat:P
  • dez #3
    A ppro/pII/pIII/core/core2 család, és az AMD K8/K10 ugyanúgy mikro/makro[*]-kódra fordítós, mint a P4.

    (* Intelnél az alap x86 kódot hívják makro-kódnak, ezzel szemben AMD-nél a makro-kód már a fordítás első lépcsője [1-2db mikro-op-ot tartalmazó szavak]).
  • kvp #2
    Osszeszedtek az osszes embert aki a just in time szoftveres mikrokod forditast tamogatja (intel pentium 4/transmeta rendszerek). Ennek ellenere az amd a hagyomanyos out of order pipelined x86 architektura mellett tette le a voksat es az intel is akkor vette vissza a vezetest toluk, amikor visszatert ehhez a megoldashoz. A modern intel core2 sorozatban gyakorlatilag pentium pro magok vannak, csak a pipeline-ok meretet es szamat noveltek meg a tobbszorosukre. Igy most mar az amd es az intel core cpu-k ujra orajelben is egy az egyben osszehasonlithatoakka valtak. Az intel alacsonyfogyasztasu tervei kozott pedig az szerepel, hogy a regi pentium sorozat in order architekturajat fogja hasznalni az osszes gpu-juk es alacsony fogyasztasu cpu-juk. (intel x86 cpu architektura csoportok: 8088/8086/80186, 80286, 80386/80486, pentium/pmmx, ppro/pII/pIII/core/core2, P4)

    ps: A belinkelt szabadalom megyegyezik nehany ibm power es renesas sh cpu boot modjaval, ahol a cache egy resze shadow ram-kent mukodik. Az ujitas az, hogy itt page cache-kent mukodne. Ez utobbit az ibm power csalad os szinten kezeli, es ilyen megoldast hasznal pl. az xbox360 a hypervisor tarolasara is. Szerintem az otletuk siman tamadhato, mivel mar jopar eve hasznaljak mas termekekben, csak idaig senki nem szabadalmaztatta. (az elso erre alkalmas rendszer a pdp11-es volt)
  • jojo #1
    csak hajrá, törjék le az árakat!!!!