kvp#6
"A ppro/pII/pIII/core/core2 család, és az AMD K8/K10 ugyanúgy mikro/makro[*]-kódra fordítós, mint a P4"
A P4-ben trace cache van, ami azt jelenti, hogy egy kodreszt egyszer fordit majd onnan futtat, mint a java jit-je. A transmetakban a fordito szoftveres, a P4-e hardveres. Az osszes tobbi pipeline alapu, tehat bejon egy x86 utasitas, szetszerdi es beletomi a darabokat a pipeline-okba. Ha ujra rafut ugyanarra a cpu, akkor megismetli mindezt. A P4 fele megoldas akkor lenne jo ha az algoritmusok jo resze beferne a trace cache-be, es nem lenne multitasking. A hagyomanyos megoldas szamra szinte teljesen mindegy a kod merete es hogy mikor mi fut.
A lokalis tarolobol valo allando kifutas az oka a P4-esek hullamzo teljesitmenyenek es ez keseriti meg a cell fejlesztok eletet is, ahol nem a teljesitmeny csokken, hanem kezzel ujra kell irni a kodot ha nem fer el. Az intel ugy nez ki, hogy tanult a korabbi kudarcaibol. (az ia64 csodjebol es a P4-esek problemaibol) Egyebkent a P4-ek majdnem elertek a 10GHz-es hatart, csak nem az alap orajeluk, hanem a duplazott orajelen futo alu egysegek. (egy 4GHz-es P4-ben mar 8GHz-n futnak az alu-k) Jelenleg ugy nez ki, hogy az egyszeru de gyors cpu-k helyett vagy az egy darab bonyolult es gyors de draga vagy az egyszeru es lassu de olcso es sok elvet kell hasznalni. Jelenleg az intel talalta el az eppen idealis erekeket (2-4 kozepesen bonyolult altalanos mag kozepes sebessegen).