Rive#110
Ha egy mai RISC 1GHz-n tud annyit, mint a P4 2+ -on, akkor mi szükségük lenne extra gyorsításra? Megmondom: semmi.
Egyébként: a CISC futószalagok fele azzal foglalkozik, hogy a túlbonyolított utsításkészletet kibogozza, meg az ezerféle címzési módnak megfelelően alőbányássza a hivatkozott adatot. Emiatt késett éveket a tisztességes HW prefetch és a többszálúság támogatása a CISC procikban, míg a RISC-ekben ezek már régen használt technikák.
Az X86 abból él, amit a RISC berkekben már kidolgoztak. Amint elegendő tranzisztort rá tudnak zsúfolni a lapkára, azonnal megpróbálják alkalmazni a RISC megoldásokat: de az X86 fejlesztések eddig csak minimális hozzájárulást adtak a processzor-technikához. Az AMD-féle integrált memóriavezérlő+HT talán az első ilyen.
Még egyszer: a működési frekvencia adott vonalvastagságnál csak a pipeline hosszától (valamint az egy lépcsőre jutó feladattól) függ. Ha valaki lenne olyan hülye, hogy egy US procit megtervez 20 lépcsős pipeline-val, akkor az a proci menne 2+ GHz-n.
Szerencsére nincs ekkora barom a földön, vagy legalábbis nem bíznak rá procitervezést: a K7-es sorozat azért tudja kisebb órajelen produkálni a P4 teljesítményét, mert például rövidebb a pipe.
Egyébbiránt tele a tököm az elvadult szoftveresekkel, akik az első sikerrel összetákolt program után azt hiszik, hogy értenek a processzorok fizikai architektúrájához is, és nekiálnak olyanokkal vitatkozni, akik HW tervezéssel (is) foglalkoznak.