SG.hu·
A chipek tokozása a félvezetőipar következő nagy csatatere
Az MI-infrastruktúra kiépítéséért folyó globális verseny dollármilliárdos beruházási hullámot indít el a fejlett chiptokozás (vagy csomagolás) területén. Ez a technológia - melynél több különálló félvezető lapkát egyetlen közös fizikai modulba építenek össze a nagyobb teljesítmény és a helytakarékosság érdekében - korábban kevés figyelmet kapott a technológiai iparágban, mára azonban kritikus szűk keresztmetszetté vált a világ legerősebb processzorainak gyártásában.
A beruházásokért folyó verseny a nagy teljesítményű chipek gyártásában bekövetkező szélesebb körű változást tükrözi. Egyre több chiptervező alkalmaz fejlett csomagolási eljárásokat arra, hogy több különálló chipet, például processzorokat és memóriákat egyetlen csomagba integráljon. Ez lehetővé teszi, hogy az egyes alkatrészek egyetlen rendszerként, gyorsabban működjenek együtt. Ez éles ellentétben áll az évtizedeken át alkalmazott gyakorlattal, amikor a csomagolás elsődleges feladata a chipek védelme, valamint az áramköri lapokhoz való csatlakoztatásukhoz szükséges elektromos kapcsolatok biztosítása volt.
A változás hátterében az áll, hogy egyre nehezebb és költségesebb teljesítménynövekedést elérni a chipekben található apró kapcsolók, vagyis a tranzisztorok méretének csökkentésével és számuk növelésével. Az újabb csomagolási technológia különösen fontos az MI-chipek esetében, amelyeknek hatalmas mennyiségű adatot kell mozgatniuk a processzorok és a közelükben elhelyezkedő memóriák között. Az ilyen adatátvitel felgyorsítása lerövidíti az MI-modellek betanításához és futtatásához szükséges időt.
Mivel a mesterségesintelligencia-chipek iránti kereslet meghaladja a rendelkezésre álló csomagolási kapacitást, az Nvidia és az AMD mellett tajvani, kevésbé ismert szereplők is bővítik termelésüket, miközben a berendezésgyártók új eszközöket fejlesztenek ki. „A csomagolás mindig is olyan dolog volt, ami miatt egyszerűen nem kellett aggódni” - mondta nemrég újságíróknak Tajpejben Pat Gelsinger, az Intel korábbi vezérigazgatója, aki jelenleg a Playground Global partnere. Gelsinger becslése szerint a csomagolás végül akár egy chiptermék értékének felét is kiteheti, mivel a mai grafikus és központi feldolgozóegységek közül egyesek már legalább 10, esetenként akár 20 chipet is integrálhatnak.
A Yole Group kutatócég előrejelzése szerint a csomagolásból származó bevételek 2026-ban először haladják majd meg a hagyományos eljárással elért bevételeket. A technológiára fordított beruházások összege várhatóan megközelíti a 28 milliárd dollárt. Az Nvidia például több milliárd dolláros finanszírozást biztosít a CoWoS-csomagolási kapacitás bővítésére a Siliconware Precision Industries (SPIL) számára, amely a tajvani ASE Technology egyik leányvállalata. A finanszírozás új gyárterületek és berendezések beszerzését támogatja.
A világ legnagyobb szerződéses chipgyártója, a tajvani TSMC uralja a legkifinomultabb fejlett csomagolási technológiákat, köztük a chip-on-wafer-on-substrate, vagyis a CoWoS eljárást. Ez a technológia különálló szilíciumchipeket, például processzorokat és memóriachipeket kapcsol össze egy közös hordozón, lehetővé téve, hogy nagy sebességgel működjenek együtt. Az eljárást széles körben alkalmazza az Nvidia, az AMD és a Broadcom, valamint azok a felhőszolgáltató vállalatok is, amelyek saját MI-chipeket fejlesztenek. A TSMC kapacitáskorlátai azonban arra ösztönöztek egyes chiptervezőket, hogy további beszállítói forrásokat keressenek.
A TSMC korlátozott kapacitása lehetőséget teremt a kisebb beszállítók, például a tajvani Powertech Technology számára. „Mindenki a TSMC-n kívüli megoldást keres” - mondta a vállalat igazgatótanácsának elnöke, D. K. Tsai. „Nem akarnak teljes mértékben a TSMC-re támaszkodni.” A Powertech, más néven PTI, a panelalapú csomagolási technológiára tesz fel, amely a hagyományos, kerek szilíciumostyák helyett nagyobb, téglalap alakú paneleket használ a chipek csomagolási platformjaként. Ezzel a módszerrel egyetlen gyártási ciklusban több chipet lehet elhelyezni, és kevesebb alapanyag megy veszendőbe. Ez különösen előnyös, ahogy az MI-processzorok egyre nagyobbá és összetettebbé válnak.
A PTI az AMD-vel és a Broadcommal is együtt dolgozik ezen a technológián, miközben az iparág azt igyekszik bizonyítani, hogy az eljárás alkalmas az MI-hez és a nagy teljesítményű számítástechnikához használt nagyobb és összetettebb chipcsomagok gyártására. „Jelenleg a legfontosabb dolog a kapacitás” - mondta Jim Lin, a PTI alelnöke, hozzátéve, hogy az ügyfelek arra várnak, hogy a vállalat felfuttassa a termelést. A Powertech 400 millió dollárt tervez beruházni egy Broadcommal közösen létrehozott fejlett csomagolási vegyesvállalatba Szingapúrban. A termelés 2028-ban kezdődhet meg - mondta Tsai. A nagyobb és összetettebb chipcsomagok támogatása érdekében a TSMC is saját panelalapú technológiát fejleszt, amelyet chip-on-panel-on-substrate, vagyis CoPoS eljárásnak neveznek. A vállalat áprilisban közölte, hogy már létrehozott egy kísérleti gyártósort, és arra számít, hogy néhány éven belül megkezdődhet a termelés. A CoWoS azonban továbbra is a TSMC legfontosabb, MI-chipekhez használt csomagolási technológiája.
Az AMD szintén több mint 10 milliárd dollár értékű beruházást jelentett be a tajvani félvezetőiparban, amelynek részeként az ASE-vel, az SPIL-lel és a Powertechhel is együttműködik a fejlett csomagolás területén. Arra a kérdésre, hogy a Powertech panelalapú csomagolási technológiája alternatívát jelenthet-e a TSMC megoldásával szemben, Lisa Su, az AMD vezérigazgatója nem adott közvetlen választ, de elismerte, hogy nagyobb fejlett csomagolási kapacitásra van szükség. „Úgy gondolom, hogy a CoWoS és a fejlett csomagolás rendkívül fontos lesz a jövőbeli nagy teljesítményű számítástechnikai megoldásaink szempontjából” - mondta Su októberben a Reutersnek Tajpejben. „A TSMC hihetetlenül fontos partnerünk a fejlett csomagolás területén, és továbbra is bővíteni fogjuk az együttműködésünket. És igen, összességében nagyobb kapacitásra van szükségünk.”
A csomagolási technológiák fellendülése új piacot nyit a félvezetőipari berendezések gyártói előtt is. Ezek a vállalatok hagyományosan a chipgyártás korábbi szakaszaira összpontosítottak, amikor az áramköri mintázatokat kialakítják a szilíciumon. A fejlett csomagolás a folyamat későbbi szakaszában következik, amikor a chipeket, memóriákat vagy más alkatrészeket egyetlen, nagy teljesítményű egységgé kapcsolják össze. A fejlett csomagolás piaca jóval gyorsabban növekedett, mint a chipgyártó berendezések piaca, bár továbbra is kisebb annál - mondta Seiji Nakama, a Tokyo Electron Taiwan elnöke.
Az amerikai Applied Materials egyik vezetője szerint a fejlett csomagolás piaca, beleértve a panelalapú technológiát is, három-öt éven belül jelentős növekedésnek indulhat. „Ez már a közeljövőben bekövetkezik” - mondta Sree Kesapragada, a vállalat egyik alelnöke, utalva arra, hogy az Applied Materials egyre nagyobb figyelmet fordít az új formátumra. „Nem arról van szó, hogy még 10-15 évet kellene várni rá.”
A beruházásokért folyó verseny a nagy teljesítményű chipek gyártásában bekövetkező szélesebb körű változást tükrözi. Egyre több chiptervező alkalmaz fejlett csomagolási eljárásokat arra, hogy több különálló chipet, például processzorokat és memóriákat egyetlen csomagba integráljon. Ez lehetővé teszi, hogy az egyes alkatrészek egyetlen rendszerként, gyorsabban működjenek együtt. Ez éles ellentétben áll az évtizedeken át alkalmazott gyakorlattal, amikor a csomagolás elsődleges feladata a chipek védelme, valamint az áramköri lapokhoz való csatlakoztatásukhoz szükséges elektromos kapcsolatok biztosítása volt.
A változás hátterében az áll, hogy egyre nehezebb és költségesebb teljesítménynövekedést elérni a chipekben található apró kapcsolók, vagyis a tranzisztorok méretének csökkentésével és számuk növelésével. Az újabb csomagolási technológia különösen fontos az MI-chipek esetében, amelyeknek hatalmas mennyiségű adatot kell mozgatniuk a processzorok és a közelükben elhelyezkedő memóriák között. Az ilyen adatátvitel felgyorsítása lerövidíti az MI-modellek betanításához és futtatásához szükséges időt.
Mivel a mesterségesintelligencia-chipek iránti kereslet meghaladja a rendelkezésre álló csomagolási kapacitást, az Nvidia és az AMD mellett tajvani, kevésbé ismert szereplők is bővítik termelésüket, miközben a berendezésgyártók új eszközöket fejlesztenek ki. „A csomagolás mindig is olyan dolog volt, ami miatt egyszerűen nem kellett aggódni” - mondta nemrég újságíróknak Tajpejben Pat Gelsinger, az Intel korábbi vezérigazgatója, aki jelenleg a Playground Global partnere. Gelsinger becslése szerint a csomagolás végül akár egy chiptermék értékének felét is kiteheti, mivel a mai grafikus és központi feldolgozóegységek közül egyesek már legalább 10, esetenként akár 20 chipet is integrálhatnak.
A Yole Group kutatócég előrejelzése szerint a csomagolásból származó bevételek 2026-ban először haladják majd meg a hagyományos eljárással elért bevételeket. A technológiára fordított beruházások összege várhatóan megközelíti a 28 milliárd dollárt. Az Nvidia például több milliárd dolláros finanszírozást biztosít a CoWoS-csomagolási kapacitás bővítésére a Siliconware Precision Industries (SPIL) számára, amely a tajvani ASE Technology egyik leányvállalata. A finanszírozás új gyárterületek és berendezések beszerzését támogatja.
A világ legnagyobb szerződéses chipgyártója, a tajvani TSMC uralja a legkifinomultabb fejlett csomagolási technológiákat, köztük a chip-on-wafer-on-substrate, vagyis a CoWoS eljárást. Ez a technológia különálló szilíciumchipeket, például processzorokat és memóriachipeket kapcsol össze egy közös hordozón, lehetővé téve, hogy nagy sebességgel működjenek együtt. Az eljárást széles körben alkalmazza az Nvidia, az AMD és a Broadcom, valamint azok a felhőszolgáltató vállalatok is, amelyek saját MI-chipeket fejlesztenek. A TSMC kapacitáskorlátai azonban arra ösztönöztek egyes chiptervezőket, hogy további beszállítói forrásokat keressenek.
A TSMC korlátozott kapacitása lehetőséget teremt a kisebb beszállítók, például a tajvani Powertech Technology számára. „Mindenki a TSMC-n kívüli megoldást keres” - mondta a vállalat igazgatótanácsának elnöke, D. K. Tsai. „Nem akarnak teljes mértékben a TSMC-re támaszkodni.” A Powertech, más néven PTI, a panelalapú csomagolási technológiára tesz fel, amely a hagyományos, kerek szilíciumostyák helyett nagyobb, téglalap alakú paneleket használ a chipek csomagolási platformjaként. Ezzel a módszerrel egyetlen gyártási ciklusban több chipet lehet elhelyezni, és kevesebb alapanyag megy veszendőbe. Ez különösen előnyös, ahogy az MI-processzorok egyre nagyobbá és összetettebbé válnak.
A PTI az AMD-vel és a Broadcommal is együtt dolgozik ezen a technológián, miközben az iparág azt igyekszik bizonyítani, hogy az eljárás alkalmas az MI-hez és a nagy teljesítményű számítástechnikához használt nagyobb és összetettebb chipcsomagok gyártására. „Jelenleg a legfontosabb dolog a kapacitás” - mondta Jim Lin, a PTI alelnöke, hozzátéve, hogy az ügyfelek arra várnak, hogy a vállalat felfuttassa a termelést. A Powertech 400 millió dollárt tervez beruházni egy Broadcommal közösen létrehozott fejlett csomagolási vegyesvállalatba Szingapúrban. A termelés 2028-ban kezdődhet meg - mondta Tsai. A nagyobb és összetettebb chipcsomagok támogatása érdekében a TSMC is saját panelalapú technológiát fejleszt, amelyet chip-on-panel-on-substrate, vagyis CoPoS eljárásnak neveznek. A vállalat áprilisban közölte, hogy már létrehozott egy kísérleti gyártósort, és arra számít, hogy néhány éven belül megkezdődhet a termelés. A CoWoS azonban továbbra is a TSMC legfontosabb, MI-chipekhez használt csomagolási technológiája.
Az AMD szintén több mint 10 milliárd dollár értékű beruházást jelentett be a tajvani félvezetőiparban, amelynek részeként az ASE-vel, az SPIL-lel és a Powertechhel is együttműködik a fejlett csomagolás területén. Arra a kérdésre, hogy a Powertech panelalapú csomagolási technológiája alternatívát jelenthet-e a TSMC megoldásával szemben, Lisa Su, az AMD vezérigazgatója nem adott közvetlen választ, de elismerte, hogy nagyobb fejlett csomagolási kapacitásra van szükség. „Úgy gondolom, hogy a CoWoS és a fejlett csomagolás rendkívül fontos lesz a jövőbeli nagy teljesítményű számítástechnikai megoldásaink szempontjából” - mondta Su októberben a Reutersnek Tajpejben. „A TSMC hihetetlenül fontos partnerünk a fejlett csomagolás területén, és továbbra is bővíteni fogjuk az együttműködésünket. És igen, összességében nagyobb kapacitásra van szükségünk.”
A csomagolási technológiák fellendülése új piacot nyit a félvezetőipari berendezések gyártói előtt is. Ezek a vállalatok hagyományosan a chipgyártás korábbi szakaszaira összpontosítottak, amikor az áramköri mintázatokat kialakítják a szilíciumon. A fejlett csomagolás a folyamat későbbi szakaszában következik, amikor a chipeket, memóriákat vagy más alkatrészeket egyetlen, nagy teljesítményű egységgé kapcsolják össze. A fejlett csomagolás piaca jóval gyorsabban növekedett, mint a chipgyártó berendezések piaca, bár továbbra is kisebb annál - mondta Seiji Nakama, a Tokyo Electron Taiwan elnöke.
Az amerikai Applied Materials egyik vezetője szerint a fejlett csomagolás piaca, beleértve a panelalapú technológiát is, három-öt éven belül jelentős növekedésnek indulhat. „Ez már a közeljövőben bekövetkezik” - mondta Sree Kesapragada, a vállalat egyik alelnöke, utalva arra, hogy az Applied Materials egyre nagyobb figyelmet fordít az új formátumra. „Nem arról van szó, hogy még 10-15 évet kellene várni rá.”