Törölte csúcskategóriás Centrino 3 chipkészletét az Intel

Nincs az már megoldva, hogy ne legyen szükség resetre (azaz gondolom flush-ra) ilyenkor?

Ha külön bit jelezné, melyik mag a gazdi (ennek akkor lenne értelme, ha a másik nem férhetne hozzá), az olyan lenne, mintha nem is lenne közös a cache...

Nem csak az elérés miatt gáz, hanem azért is, mert taszk váltáskor a cache-t resetelni kell. És hiába dolgozhatna a másik procin futó szál, a közös cache miatt az is elveszti az adatait. Hacsak nem jelölik meg valahogy az adat gazdáját.
Mindenesetre a tesztek szerint az AMD megoldása egyértelmûen jobb. http://www.prohardver.hu/rios3_content.php?mod=20&id=742

Ezért írtam a kétcsatornás hozzáférést (proci-cache és cache-memória között is lehetõleg), akkor talán nem probléma ez.

Viszont, ha külön feladaton dolgoznak, akkor jobb a külön cache.

Ha van egy kis eszük, akkor úgy oldották meg, hogy ne zavarja (pl. két csatornás elérés, stb.). Hogy miért jó a közös cache? Akkor lehet jó, ha mindkét mag ugyanazokon az adatokon dolgozik. (Nem kell visszaírni a ramba, mielõtt a másik mag is hozzáférhetne.) Persze megfelelõen össze kell hangolni a dolgokat, ne módosítgassák össze-vissza... :) (De az összehangolás is gyorsabb így, hogy nem a ramon keresztül történik.)

uhum :)
most nezem ez elegge felresikerult post volt.
Szoval nem tartja fel az egyik mag a masikat amikor a chacbe/bol irnak/olvasnak?

miert jobb a kozos gyorsitotar? nem tartja fel az egyik mas s masikat elereskor?