SG.hu·
A függőleges chipek korszaka közeleg a félvezetőiparban
A Samsung, az IBM, a TSMC, az Intel és a Huawei is egymásra épített tranzisztorokkal és áramkörökkel próbálja fenntartani a félvezetőipar fejlődésének ütemét.
Ha végigautózunk a Szilícium-völgyön, meglepően kevés felhőkarcolót látunk. A tájat alacsony irodaházak, családi házak és bevásárlóközpontok tarkítják. Azok a mikrochipek, amelyekről a régió a nevét kapta, szintén hasonló módon készülnek. Több millió alacsony felépítésű tranzisztort - azokat az elektromos kapcsolókat, amelyek egy bináris 1-est vagy 0-t valósítanak meg, és így a számítástechnika alapját képezik - helyeznek egymás mellé egy szilíciumszeletre. Az elmúlt fél évszázad során a nagyobb teljesítmény elérése érdekében a chipgyártók megtanulták egyre kisebbre zsugorítani a tranzisztorokat, és mind sűrűbben elhelyezni őket. Ez a módszer azonban lassan eléri a határait. Ahhoz, hogy a fejlődés folytatódjon, a vállalatok elkezdtek felfelé építkezni. Az iparág jövője kevésbé fog hasonlítani Kalifornia szétterülő beépítésére, és sokkal inkább Manhattan függőleges városképére.
Június 16-án egy hawaii konferencián a dél-koreai Samsung Electronics bejelentette, hogy sikerült két különböző tranzisztortípust egymás tetejére építenie, amivel jelentős helymegtakarítást ért el. Néhány nappal később az amerikai IBM - amely fejlett chipgyártási technológiák kutatásával foglalkozik - szintén bemutatott egy saját függőleges tranzisztort. Az Intel és a TSMC, az iparág két másik meghatározó szereplője is hasonló technológiát fejleszt, amelytől az ágazat azt várja, hogy a 2030-as évek elején már kereskedelmi termékekben is megjelenhet.
Kína technológiai óriásvállalatai is hasonló elképzeléseket követnek, bár némileg eltérő okokból. Az amerikai exportkorlátozások elvágták őket azoktól a gyártóberendezésektől, amelyek a legkisebb tranzisztorok előállításához szükségesek, ezért kénytelenek alternatív megoldásokat keresni. Május 25-én a Huawei, az ország vezető chipgyártója bejelentett egy "Logic Folding" nevű technológiát, amely az egyes alkatrészek helyett teljes áramkörök egymásra építését célozza. Akár a fizika, akár az amerikai szankciók korlátai elől próbálnak kitérni, úgy tűnik, hogy csak egyetlen irány maradt: felfelé.
Kezdjük a fizikával. A tranzisztorok kisebbé tétele két szempontból is előnyös. Egyrészt ugyanakkora területre több tranzisztor fér el, ami összetettebb chipek készítését teszi lehetővé. Másrészt a tranzisztorok működésének egyik sajátossága miatt minél kisebb egy tranzisztor, annál jobb teljesítményt nyújt - legalábbis egy bizonyos határig. A kisebb tranzisztorok gyorsabban kapcsolnak be és ki, miközben kevesebb energiát fogyasztanak. Gordon Moore, aki később az Intel társalapítója lett, 1965-ben azt jósolta, hogy egy szilíciumlapkára elhelyezhető tranzisztorok száma nagyjából évente megduplázódik, amit később kétévente történő duplázódásra módosított. Az iparág ehhez a később Moore-törvényként ismertté vált elvhez igazította fejlődését.
A 2000-es évek közepére azonban a tranzisztorok elkezdtek "rosszul viselkedni". Olyan apróvá váltak, hogy az áram akkor is áthaladt rajtuk, amikor elvileg kikapcsolt állapotban kellett volna lenniük, ezzel energiát pazaroltak és nem kívánt hőt termeltek. Az újratervezés még adott némi haladékot. A sík tranzisztorokat felváltották a kissé függőlegesebb kialakítású FinFET tranzisztorok, amelyek segítettek csökkenteni a szivárgást. A FinFET-eket később a jelenlegi csúcstechnológiát jelentő gate-all-around, vagyis GAA tranzisztorok követték. Az újratervezések lehetővé tették ugyan a további zsugorítást, de megtörték annak gazdaságosságát. Évtizedeken keresztül a vállalatok úgy tudtak egyre nagyobb számítási teljesítményt nyújtani, hogy közben csökkent a tranzisztoronkénti költség. Ez ma már nem igaz. 2024-ben a TSMC akkori legfejlettebb N3 gyártástechnológiáján készült egymilliárd tranzisztor előállítása körülbelül 40 százalékkal többe került, mint a korábbi N5 technológián gyártottaké.
A felfelé történő nagy átállás egyik fő célpontját a logikai kapuk jelentik, amelyek tranzisztorokból felépített áramköri elemek. A legegyszerűbb közülük az inverter, vagy "NOT" kapu, amely az 1-et 0-vá, a 0-t pedig 1-gyé alakítja. Ez két, egymás mellé helyezett és összekapcsolt tranzisztorból áll. A mérnököknek rést kell hagyniuk közöttük, hogy megakadályozzák az elektromos kölcsönhatásokat. Az IBM szerint, ha a tranzisztorokat egymás tetejére helyezik egy úgynevezett "complementary field-effect transistor", vagyis CFET eszköz segítségével, akkor a logikai kapuk számára szükséges területet a felére csökkenthetik, miközben vagy 50 százalékkal nagyobb teljesítményt, vagy 70 százalékkal jobb energiahatékonyságot érhetnek el. A CFET egy GAA tranzisztort közvetlenül egy másik tetejére helyez, miközben egy szigetelőréteg biztosítja, hogy a két elem zavartalanul működjön együtt.
A vállalat a CFET tranzisztorokat úgynevezett szekvenciális gyártási eljárással készíti. Először az alsó tranzisztort hozzák létre. Ezután egy második szilíciumlapkát megfordítanak és az elsőhöz illesztenek, ami nagyjából olyan, mintha egy szendvics felső szeletét ráhelyeznék az alsóra. A felső tranzisztort ezután ezen a második, átvitt rétegen alakítják ki. Az Intel, a Samsung és a TSMC ezzel szemben a CFET-ek esetében inkább az úgynevezett monolitikus megközelítést részesíti előnyben, amelynél a két tranzisztort ugyanazon a szilíciumhordozón, egymás fölött építik fel. Az IMEC belgiumi székhelyű félvezető-kutató szervezet szakembere, Serge Biesemans szerint a monolitikus megoldás jobban illeszkedik a meglévő gyártási módszerekhez, bár ehhez módosítani kell a gyártóberendezéseket, hogy kezelni tudják az egymásra épített tranzisztorok szokatlan geometriáját. Az IBM szekvenciális CFET-jei elkerülik a berendezések átalakításának szükségességét, cserébe azonban több gyártási lépést igényelnek.
Kína háromdimenziós fejlesztéseit elsősorban politikai okok mozgatják. Az Egyesült Államok 2019 óta megtiltotta, hogy a holland ASML extrém ultraibolya, vagyis EUV litográfiás gépeket értékesítsen Kínának. Emiatt a kínai vállalatok számára rendkívül nehézzé vált a legkisebb alkatrészekből álló chipek gyártása. A Huawei ezért más utat választott. A vállalat szerint egy chip sebességét két tényező határozza meg: milyen gyorsan tudnak a tranzisztorok be- és kikapcsolni, illetve mennyi idő alatt halad át a jel a rendszeren. A modern chipek kapcsolási sebessége már olyan magas - másodpercenként több milliárd kapcsolás -, hogy a tervezőknek figyelembe kell venniük azt az időt is, amely alatt az elektromos jel, amely a fénysebesség jelentős részével halad, végigfut a chipen.
Mivel a szankciók korlátozzák az első tényezőt, a Huawei a másodikra összpontosít. A "Logic Folding" technológia egyetlen chip helyett két különálló szilíciumlapkára osztja szét azt, ami egyébként egyetlen áramkör lenne. Ezután a két lapkát egymással szembefordítják, és rendkívül nagy pontosságú illesztéssel összekapcsolják. Muhannad Bakir, az atlantai Georgia Institute of Technology mérnökprofesszora ezt két papírra rajzolt pont példájával szemlélteti. Ha összehajtjuk a papírt úgy, hogy a két pont összeérjen, a köztük lévő távolság szinte eltűnik. Ugyanez szilíciumban megvalósítva lerövidíti azt az utat, amelyet az elektromos jeleknek meg kell tenniük, így növeli a sebességet.
A Huawei szerint a Logic Folding körülbelül 40 százalékkal javíthatja az energiahatékonyságot, miközben növeli a teljesítményt is. A vállalat azt állítja, hogy négyzetmilliméterenként körülbelül 238 millió tranzisztoros sűrűséget ér el, ami a TSMC N3 technológiájának sűrűségét közelíti meg, annak ellenére, hogy régebbi gyártóberendezéseket használ. Az ilyen összehasonlításokat azonban óvatosan kell kezelni, mert a különböző gyártástechnológiák tranzisztorsűrűsége nehezen hasonlítható össze közvetlenül. Mindez ugyanakkor jól mutatja a vállalat ambícióit.
A függőleges építkezés egyes problémákat megold, miközben újakat hoz létre. Az egyik ilyen a hőtermelés, amely már ma is a chiptervezés egyik legnagyobb korlátozó tényezője. Mivel egy háromdimenziós chip hőt termelő térfogata gyorsabban növekszik, mint a hő elvezetésére szolgáló felület, ez a probléma várhatóan tovább súlyosbodik. A chiptervező szoftvereket alapvetően sík elrendezésekhez írták, ezért azokat újra kell gondolni. A lapka-lapka összekapcsolás rendkívüli pontosságot igényel, és bármelyik réteg hibái jelentősen ronthatják a gyártási kihozatalt. A Huawei nem számít nagy volumenű gyártásra körülbelül 2031 előtt.
A TSMC-hez hasonló riválisok számára a Huawei megközelítésének előnyei jelenleg még nem ellensúlyozzák a többletköltségeket. A vállalat úgy véli, hogy a régi, alacsony felépítésű modellből még ki tud hozni egy vagy két további fejlesztési generációt. A Huawei számára ilyen lehetőség nincs. Moore törvényének lassulása minden szereplő számára kevésbé vonzóvá tette a régi módszereket. A Huawei esetében pedig - ahogyan azt maga a vállalat is elismeri - a politika miatt ezek a korlátok korábban jelentkeztek, és sokkal sürgetőbbé váltak.
Ha végigautózunk a Szilícium-völgyön, meglepően kevés felhőkarcolót látunk. A tájat alacsony irodaházak, családi házak és bevásárlóközpontok tarkítják. Azok a mikrochipek, amelyekről a régió a nevét kapta, szintén hasonló módon készülnek. Több millió alacsony felépítésű tranzisztort - azokat az elektromos kapcsolókat, amelyek egy bináris 1-est vagy 0-t valósítanak meg, és így a számítástechnika alapját képezik - helyeznek egymás mellé egy szilíciumszeletre. Az elmúlt fél évszázad során a nagyobb teljesítmény elérése érdekében a chipgyártók megtanulták egyre kisebbre zsugorítani a tranzisztorokat, és mind sűrűbben elhelyezni őket. Ez a módszer azonban lassan eléri a határait. Ahhoz, hogy a fejlődés folytatódjon, a vállalatok elkezdtek felfelé építkezni. Az iparág jövője kevésbé fog hasonlítani Kalifornia szétterülő beépítésére, és sokkal inkább Manhattan függőleges városképére.
Június 16-án egy hawaii konferencián a dél-koreai Samsung Electronics bejelentette, hogy sikerült két különböző tranzisztortípust egymás tetejére építenie, amivel jelentős helymegtakarítást ért el. Néhány nappal később az amerikai IBM - amely fejlett chipgyártási technológiák kutatásával foglalkozik - szintén bemutatott egy saját függőleges tranzisztort. Az Intel és a TSMC, az iparág két másik meghatározó szereplője is hasonló technológiát fejleszt, amelytől az ágazat azt várja, hogy a 2030-as évek elején már kereskedelmi termékekben is megjelenhet.
Kína technológiai óriásvállalatai is hasonló elképzeléseket követnek, bár némileg eltérő okokból. Az amerikai exportkorlátozások elvágták őket azoktól a gyártóberendezésektől, amelyek a legkisebb tranzisztorok előállításához szükségesek, ezért kénytelenek alternatív megoldásokat keresni. Május 25-én a Huawei, az ország vezető chipgyártója bejelentett egy "Logic Folding" nevű technológiát, amely az egyes alkatrészek helyett teljes áramkörök egymásra építését célozza. Akár a fizika, akár az amerikai szankciók korlátai elől próbálnak kitérni, úgy tűnik, hogy csak egyetlen irány maradt: felfelé.
Kezdjük a fizikával. A tranzisztorok kisebbé tétele két szempontból is előnyös. Egyrészt ugyanakkora területre több tranzisztor fér el, ami összetettebb chipek készítését teszi lehetővé. Másrészt a tranzisztorok működésének egyik sajátossága miatt minél kisebb egy tranzisztor, annál jobb teljesítményt nyújt - legalábbis egy bizonyos határig. A kisebb tranzisztorok gyorsabban kapcsolnak be és ki, miközben kevesebb energiát fogyasztanak. Gordon Moore, aki később az Intel társalapítója lett, 1965-ben azt jósolta, hogy egy szilíciumlapkára elhelyezhető tranzisztorok száma nagyjából évente megduplázódik, amit később kétévente történő duplázódásra módosított. Az iparág ehhez a később Moore-törvényként ismertté vált elvhez igazította fejlődését.
A 2000-es évek közepére azonban a tranzisztorok elkezdtek "rosszul viselkedni". Olyan apróvá váltak, hogy az áram akkor is áthaladt rajtuk, amikor elvileg kikapcsolt állapotban kellett volna lenniük, ezzel energiát pazaroltak és nem kívánt hőt termeltek. Az újratervezés még adott némi haladékot. A sík tranzisztorokat felváltották a kissé függőlegesebb kialakítású FinFET tranzisztorok, amelyek segítettek csökkenteni a szivárgást. A FinFET-eket később a jelenlegi csúcstechnológiát jelentő gate-all-around, vagyis GAA tranzisztorok követték. Az újratervezések lehetővé tették ugyan a további zsugorítást, de megtörték annak gazdaságosságát. Évtizedeken keresztül a vállalatok úgy tudtak egyre nagyobb számítási teljesítményt nyújtani, hogy közben csökkent a tranzisztoronkénti költség. Ez ma már nem igaz. 2024-ben a TSMC akkori legfejlettebb N3 gyártástechnológiáján készült egymilliárd tranzisztor előállítása körülbelül 40 százalékkal többe került, mint a korábbi N5 technológián gyártottaké.
A felfelé történő nagy átállás egyik fő célpontját a logikai kapuk jelentik, amelyek tranzisztorokból felépített áramköri elemek. A legegyszerűbb közülük az inverter, vagy "NOT" kapu, amely az 1-et 0-vá, a 0-t pedig 1-gyé alakítja. Ez két, egymás mellé helyezett és összekapcsolt tranzisztorból áll. A mérnököknek rést kell hagyniuk közöttük, hogy megakadályozzák az elektromos kölcsönhatásokat. Az IBM szerint, ha a tranzisztorokat egymás tetejére helyezik egy úgynevezett "complementary field-effect transistor", vagyis CFET eszköz segítségével, akkor a logikai kapuk számára szükséges területet a felére csökkenthetik, miközben vagy 50 százalékkal nagyobb teljesítményt, vagy 70 százalékkal jobb energiahatékonyságot érhetnek el. A CFET egy GAA tranzisztort közvetlenül egy másik tetejére helyez, miközben egy szigetelőréteg biztosítja, hogy a két elem zavartalanul működjön együtt.
A vállalat a CFET tranzisztorokat úgynevezett szekvenciális gyártási eljárással készíti. Először az alsó tranzisztort hozzák létre. Ezután egy második szilíciumlapkát megfordítanak és az elsőhöz illesztenek, ami nagyjából olyan, mintha egy szendvics felső szeletét ráhelyeznék az alsóra. A felső tranzisztort ezután ezen a második, átvitt rétegen alakítják ki. Az Intel, a Samsung és a TSMC ezzel szemben a CFET-ek esetében inkább az úgynevezett monolitikus megközelítést részesíti előnyben, amelynél a két tranzisztort ugyanazon a szilíciumhordozón, egymás fölött építik fel. Az IMEC belgiumi székhelyű félvezető-kutató szervezet szakembere, Serge Biesemans szerint a monolitikus megoldás jobban illeszkedik a meglévő gyártási módszerekhez, bár ehhez módosítani kell a gyártóberendezéseket, hogy kezelni tudják az egymásra épített tranzisztorok szokatlan geometriáját. Az IBM szekvenciális CFET-jei elkerülik a berendezések átalakításának szükségességét, cserébe azonban több gyártási lépést igényelnek.
Kína háromdimenziós fejlesztéseit elsősorban politikai okok mozgatják. Az Egyesült Államok 2019 óta megtiltotta, hogy a holland ASML extrém ultraibolya, vagyis EUV litográfiás gépeket értékesítsen Kínának. Emiatt a kínai vállalatok számára rendkívül nehézzé vált a legkisebb alkatrészekből álló chipek gyártása. A Huawei ezért más utat választott. A vállalat szerint egy chip sebességét két tényező határozza meg: milyen gyorsan tudnak a tranzisztorok be- és kikapcsolni, illetve mennyi idő alatt halad át a jel a rendszeren. A modern chipek kapcsolási sebessége már olyan magas - másodpercenként több milliárd kapcsolás -, hogy a tervezőknek figyelembe kell venniük azt az időt is, amely alatt az elektromos jel, amely a fénysebesség jelentős részével halad, végigfut a chipen.
Mivel a szankciók korlátozzák az első tényezőt, a Huawei a másodikra összpontosít. A "Logic Folding" technológia egyetlen chip helyett két különálló szilíciumlapkára osztja szét azt, ami egyébként egyetlen áramkör lenne. Ezután a két lapkát egymással szembefordítják, és rendkívül nagy pontosságú illesztéssel összekapcsolják. Muhannad Bakir, az atlantai Georgia Institute of Technology mérnökprofesszora ezt két papírra rajzolt pont példájával szemlélteti. Ha összehajtjuk a papírt úgy, hogy a két pont összeérjen, a köztük lévő távolság szinte eltűnik. Ugyanez szilíciumban megvalósítva lerövidíti azt az utat, amelyet az elektromos jeleknek meg kell tenniük, így növeli a sebességet.
A Huawei szerint a Logic Folding körülbelül 40 százalékkal javíthatja az energiahatékonyságot, miközben növeli a teljesítményt is. A vállalat azt állítja, hogy négyzetmilliméterenként körülbelül 238 millió tranzisztoros sűrűséget ér el, ami a TSMC N3 technológiájának sűrűségét közelíti meg, annak ellenére, hogy régebbi gyártóberendezéseket használ. Az ilyen összehasonlításokat azonban óvatosan kell kezelni, mert a különböző gyártástechnológiák tranzisztorsűrűsége nehezen hasonlítható össze közvetlenül. Mindez ugyanakkor jól mutatja a vállalat ambícióit.
A függőleges építkezés egyes problémákat megold, miközben újakat hoz létre. Az egyik ilyen a hőtermelés, amely már ma is a chiptervezés egyik legnagyobb korlátozó tényezője. Mivel egy háromdimenziós chip hőt termelő térfogata gyorsabban növekszik, mint a hő elvezetésére szolgáló felület, ez a probléma várhatóan tovább súlyosbodik. A chiptervező szoftvereket alapvetően sík elrendezésekhez írták, ezért azokat újra kell gondolni. A lapka-lapka összekapcsolás rendkívüli pontosságot igényel, és bármelyik réteg hibái jelentősen ronthatják a gyártási kihozatalt. A Huawei nem számít nagy volumenű gyártásra körülbelül 2031 előtt.
A TSMC-hez hasonló riválisok számára a Huawei megközelítésének előnyei jelenleg még nem ellensúlyozzák a többletköltségeket. A vállalat úgy véli, hogy a régi, alacsony felépítésű modellből még ki tud hozni egy vagy két további fejlesztési generációt. A Huawei számára ilyen lehetőség nincs. Moore törvényének lassulása minden szereplő számára kevésbé vonzóvá tette a régi módszereket. A Huawei esetében pedig - ahogyan azt maga a vállalat is elismeri - a politika miatt ezek a korlátok korábban jelentkeztek, és sokkal sürgetőbbé váltak.